Total Number of Pages in This Submission	Filing Date First Named Inventor Art Unit Examiner Name  Attorney Docket Number	PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 and Trademark Office; U.S. DEPARTMENT OF COMMERCE of information unless it displays a valid OMB control number. 10/605,549 10/07/2003 Da-Cheng Sung
Fee Transmittal Form	ENCLOSURES (Check all that a	After Allowance communication to Technology Center (TC)  Appeal Communication to Board
Amendment/Reply  After Final  Affidavits/declaration(s)  Extension of Time Request  Express Abandonment Request  Information Disclosure Statement  Certified Copy of Priority Document(s)  Response to Missing Parts/ Incomplete Application  Response to Missing Parts  under 37 CFR 1.52 or 1.53	Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Addres Terminal Disclaimer Request for Refund CD, Number of CD(s) Remarks	of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)  Proprietary Information  Status Letter Other Enclosure(s) (please Identify below):
Firm	URE OF APPLICANT, ATTORNE	Y, OR AGENT
or Individual name  Signature  Date  Vinston Hsu, Reg. No.	RTIFICATE OF TRANSMISSION/	MAILING
		deposited with the United States Postal Service with ents, P.O. Box 1450, Alexandria, VA 22313-1450 on

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS

Typed or printed name

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE work Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

# FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

**TOTAL AMOUNT OF PAYMENT** 

(\$)	0.	.00
lΦl	V.	.UU


Complete if Known				
Application Number	10/605,549			
Filing Date	10/07/2003			
First Named Inventor	Da-Cheng Sung			
Examiner Name				
Art Unit				
Attorney Docket No.	VIAP0099USA			

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)					
Check Credit card Money Other None	3. ADDITIONAL FEES					
✓ Deposit Account:	Large I					
Deposit 50,0004	Fee Code		Fee Code	Fee (\$)	Fee Description	Fee Paid
Account Number 50-0801	1051	130	2051		Surcharge - late filing fee or oath	
Deposit Account North America International Patent Office	1052	50	2052	25	Surcharge - late provisional filing fee or cover sheet	
Name  The Director is putherized to: (check all that apply)	1053	130	1053	130	Non-English specification	
The Director is authorized to: (check all that apply)  Charge fee(s) indicated below  Credit any overpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
Charge fee(s) indicated below, except for the filing fee	1805	1,840*	1805	1 840*	Requesting publication of SIR after	
to the above-identified deposit account.	1000	1,040	1000	1,040	Examiner action	
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	
1. BASIC FILING FEE	1252	420	2252	210	Extension for reply within second month	
Large Entity Small Entity	1253	950	2253	475	Extension for reply within third month	
Fee Fee Fee Fee Description Fee Paid Code (\$) Code (\$)	1254	1,480	2254	740	Extension for reply within fourth month	
1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	<b></b>
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402	165	Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee		1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1453	1,330	2453	665	Petition to revive - unintentional	
Fee from	1501	1,330	2501		Utility issue fee (or reissue)	
Total Claims below Fee Paid  -20** = X = X		480	2502		Design issue fee	
Independent 2** - V	1503	640	2503		Plant issue fee	
Claims - 3 - L - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1	1460	130	1460		Petitions to the Commissioner	
Large Entity   Small Entity	1807	50	1807		Processing fee under 37 CFR 1.17(q)	<del></del>
Fee Fee Fee Fee Description	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	8021	40	802°	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20 1201 86 2201 43 Independent claims in excess of 3	1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 290 2203 145 Multiple dependent claim, if not paid	1810	770	2810	385	For each additional invention to be	
1204 86 2204 43 ** Reissue independent claims				<b>.</b>	examined (37 CFR 1.129(b))	
over original patent	1801	770	2801	385	, ,	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application	
SUBTOTAL (2) (\$) 0.00		Other fee (specify)				
**or number previously paid, if greater; For Reissues, see above	*Redu	iced by	Basic I	Filing F	ee Paid <b>SUBTOTAL (3)</b> (\$) 0.00	

SUBMITTED BY						(Complete	(if applicable))	
Name (Print/Type)	Winston Hsu		-4	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350	~
Signature		M	udos	May		Date	(2/8/-	2005

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.




Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO			
092107930	Taiwan R.O.C	04/07/2003					
	<u>.</u>						

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.







# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 : 西元 2003 年 104 月 07 日 Application Date

申請案號: 092107930 Application No.

리도 리도 리도 리도

申請人:威盛電子股份有限公司 Applicant(s)

> 局 Director General

# 蔡鍊生

發文日期: 西元\_2003 年 <u>5</u> 月<u>8</u> 日

Issue Date

發文字號: 09220439000

Serial No.

5년 5년

申請日期:	IPC分類	
申請案號:		·

(以上各欄	由本局填	發明專利說明書
	中文	整合式低腳數媒體獨立介面
發明名稱	英文	INTEGRATED REDUCED MEDIA INDEPENDENT INTERFACE
	姓 名 (中文)	1. 宋大成
=	姓 名 (英文)	1. Sung, Da-Cheng
發明人 (共1人)	國 籍 (中英文)	1. 中華民國 TW
	住居所(中 文)	1. 台北縣新店市中正路五三三號八樓
·	住居所(英文)	1.8F, No.533, Chung-Cheng Rd, Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司
	名稱或 姓 名 (英文)	1. VIA TECHNOLOGIES, INC.
=	國籍(中英文)	1. 中華民國 TW
申請人(共1人)	住居所(營業所)	1. 台北縣新店市中正路五三三號八樓 (本地址與前向貴局申請者相同)
	住居所 (營業所)	1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	代表人(中文)	.王雪紅
	代表人(英文)	.Wang, Hsueh-Hung



#### 四、中文發明摘要 (發明名稱:整合式低腳數媒體獨立介面)

本發明提供一種整合式低腳數媒體獨立介面及相關運作方法,該整合式低腳數媒體獨立介面用來連接一媒體控制層電路(MAC Circuit)以及一實體層電路(PHY Circuit),僅包含一資料傳送介面 TXD、一傳送許可介面 TX\_EN、一參考時脈介面 REF\_CLK、一接收許可介面 CRS\_DV於一偵測錯誤階段及一閒置(Idle)階段為一低電位輸出,於一傳輸許可階段為一高電位輸出,而當該接收許可介面 CRS\_DV為低電位輸出時,由該實體層電路經該資料接收介了 RXD傳送的資料將被該媒體控制層電路所拒收,當該接收許可介面 CRS\_DV為高電位輸出時,傳送的資料將為該媒體控制層電路所接收。

五、(一)、本案代表圖為:第 4 圖

(二)、本案代表圖之元件代表符號簡單說明

六、英文發明摘要 (發明名稱:INTEGRATED REDUCED MEDIA INDEPENDENT INTERFACE)

An integrated reduced media independent interface (Integrated RMII) and related method for interconnecting a MAC Circuit and a PHY Circuit. The Integrated RMII consists of a TXD, a TX\_EN, a REF\_CLK, a CRS\_DV, and a RXD. The CRS\_DV is at a predetermined low potential in an error-detecting status and an idle status, and at a predetermined high potential in a transmission status. When the





四、中文發明摘要 (發明名稱:整合式低腳數媒體獨立介面)

圖四為本發明整合式低腳數媒體獨立介面 (Integrated RMII)之複數個介面運作的時序圖

六、英文發明摘要 (發明名稱:INTEGRATED REDUCED MEDIA INDEPENDENT INTERFACE)

CRS\_DV is at the predetermined low potential, the MAC Circuit can reject data transmitted from the PHY Circuit via the RXD. When the CRS\_DV is at the predetermined high potential, the MAC Circuit can receive the data transmitted from the PHY Circuit via the RXD.



一、本案已向	•		
國家(地區)申請專利	申請日期	案 號	主張專利法第二十四條第一項優先權(
		無	
		•	
	•		
		·	
- 『十年由却社位一上	一件。 位 一石	17 .L 14E	
二、□主張專利法第二十3	五條之一第一均7	<b> 是先權:</b>	
申請案號:		<i>L</i>	
日期:		無	
三、主張本案係符合專利法	土笙 - 十條第一:	四□ 第一卦但 書或 □?	ダーかの食用でク 田間
	~ <del>7 - 1   1/1   1   1   1   1   1   1   1   1</del>	スレンアール・ベー・ベー・ベー・ベー・ベー・ベー・ベー・ベー・ベー・ベー・ベー・ベー・ベー・	7一秋旧百观人一刻间
日期:			
四、□有關微生物已寄存於	令國外:		-
寄存國家:	· ·	無	
寄存機構: 寄存日期:		<del>1111.</del>	
寄存號碼:			
□有關微生物已寄存於	<b>令國內(本局所指</b>	定之寄存機構):	
寄存機構:	· . ·	-	
寄存日期:	• .	無	
寄存號碼: □執翌該項技術老品於	人难但 工酒宏友		
□熟習該項技術者易於		•	
		•	
MATERIAL PROPERTY OF THE PROPE			
	•		
			•

#### 五、發明說明 (1)


## 發明所屬之技術領域

本發明提供一種整合式低腳數媒體獨立介面
(Integrated Reduced Media Independent Interface)及相關運作方法,尤指一種可減少接腳數目 (Pin Count)的整合式低腳數媒體獨立介面及相關方法。

## 先前技術


在乙太網路的相關規格方面,原先用來連接一媒體控制層電路 (MAC Circuit)以及一實體層電路 (PHY Circuit)






#### 五、發明說明 (2)

之間的媒體獨立介面(Media Independent Interface, MII)在近幾年,已逐漸被新發展出的低腳數媒體獨立介面 (Reduced Media Independent Interface, RMII)所取 代,低腳數媒體獨立介面 RMII的規格 (Specification)與 媒體獨立介面 MII相同,都主要規範在 IEEE 802.3及 IEEE 802.3u之中。低腳數媒體獨立介面 RMII與先前媒體獨立介 面MII相較,最重要的改善再於其將介面中所需運用的接 腳數目 (Pin Count)大幅的降低,因為在晶片製作及封裝 接腳數目對於成本控管有決定性的影響,愈多需用到 的接腳數代表成本的大幅增加,也就是說,低腳數媒體獨 山介面 RMII提供了完成符合 IEEE 802.3u規格之介面裝置 一個良好的選擇。請參閱圖一,圖一為低腳數媒體獨立介 面 RMII 10的示意圖。如前所述,低腳數媒體獨立介面 RMII 10是用來連接一媒體控制層電路 12以及一實體層電 路 14, 若依訊號及資料傳送方向區分,可分成傳送端 16(Transmitter)及接收端 18(Receiver)两部分,於傳送 端 16時,訊號及資料於介面中的流向為媒體控制層電路 12 至實體層電路14,反之,於接收端18之部分,訊號及資料 於介面中的流向為實體層電路14至媒體控制層電路12。整 體視之,低腳數媒體獨立介面 RMII 10可分為複數個細部 介面,屬於傳送端 16的部分包含一資料傳送介面 TXD及 一傳送許可介面 TX\_EN, 資料傳送介面 TXD是用來將資料由 媒體控制層電路 12傳送至實體層電路 14, 一般而言, 傳輸 的速度有  $10\ Mb/s$  和  $100\ Mb/s$  兩種模式,然而請注意,必






#### 五、發明說明 (3)

須在傳送許可介面 TX\_EN同意 (assert)的情況下 (例如傳送許可介面 TX\_EN提供一 (預設之)高電位輸出),實體層電路 14才會接收經資料傳送介面 TXD由媒體控制層電路 12傳送來的資料,換言之,當傳送許可介面 TX\_EN為不同意 (de-assert)的情況下 (例如傳送許可介面 TX\_EN為一 (預設之)低電位輸出),實體層電路 14不會接收經資料傳送介面 TXD由媒體控制層電路 12傳送來的資料。

請繼續參閱圖一,關於低腳數媒體獨立介面RMII 於接收端 18的部分,包含有一参考時脈介面 REF\_CLK、 安收許可介面 CRS\_DV、一錯誤偵測介面 RX\_ER、以及一資 料接收介面 RXD。 参考時脈介面 REF\_CLK用來提供一參考時 脈 (Reference Clock)子該低腳數媒體獨立介面 RMII 10所 有的細部介面,包含資料傳送介面TXD、傳送許可介面 TX\_EN、接收許可介面 CRS\_DV、錯誤偵測介面 RX\_ER、以及 資料接收介面 RXD, 而該參考時脈可由媒體控制層電路 12 或一外部信號產生源(External Source)所產生,如此一 來,低腳數媒體獨立介面 RMII 10所有的細部介面之運作 係同步 (Synchronous)於此參考時脈。請見圖二,圖二為 一低腳數媒體獨立介面 RMII 10於接收端 18之複數個介 運作的時序圖。資料接收介面RXD是用來將資料由實體 電路14傳送至媒體控制層電路12,當低腳數媒體獨立介 面 RMII 10處於一閒置 (Idle)階段,即接收許可介面 CRS\_DV處於一預設之低電位時,即使有資料自該實體層







#### 五、發明說明 (4)

, 媒體控制層電路 12亦拒收 (Reject)由實體層 14經資料接收介面傳送來的資料;而在接收端 18開始運 當實體層電路 14未 偵測到該錯誤碼 (Invalid Code) 或其他錯誤訊息, 且當實體層電路14偵測到有任何需要被 傳送之資料時,低腳數媒體獨立介面RMII 10離 開 閒 置 (Idle)階段,接收許可介面 CRS\_DV轉換為一預設之高電 位,錯誤偵測介面RX\_ER處於一低電位,此時低腳數媒體 獨立介面 RMII 10位於一傳輸許可階段,媒體控制層電路 12可接收由實體層電路 14經資料接收介面 RXD傳送來的資 料,完成資料傳輸。當實體層電路14偵測到有任何錯誤碼 (Invalid Code)或其他錯誤訊息時,錯誤偵測介面 RX\_ER 會躍升至一(預設之)高電位,此時,即使有資料繼續自實 體層電路 14傳送而來,這些資料會被媒體控制層電路 12判 断為非正確 (Invalid)之資料,此時低腳數媒體獨立介面 RMII 10位於一偵測錯誤階段,而媒體控制層電路 12會拒 收由實體層電路14經資料接收介面傳送來的資料,資料傳 輸則因此中斷,如此一來,錯誤偵測介面 RX\_ER能提昇低 腳數媒體獨立介面 RMII 10傳輸資料的正確率。

然而,在盡量降低接腳數目的前提下,並符合 IEEE 702.3 u所制定之低腳數媒體獨立介面 RMII 10之規格的考量,若能由上述現行的低腳數媒體獨立介面 RMII 10中再經由適當的設計,再更進一步降低接腳數目,則能夠大幅降低相關產品的成本。





#### 五、發明說明 (5)


#### 發明內容

因此本發明的主要目的在於提供一種新型整合式低腳數媒體獨立介面(Integrated RMII)以及利用此整合式低腳數媒體獨立介面以傳輸資料的方法,更進一步的降低所需的介面接腳數,以解決上述問題。

在本發明中,我們以IEEE 802.3u所制定之低腳數媒體獨立介面 RMII之規格為基礎,將原先之錯誤偵測介面 CX\_ER整合入接收許可介面 CRS\_DV之中,可省卻此錯誤偵測介面 RX\_ER的使用,也因此可降低此低腳數媒體獨立介面 RMII中所使用之接腳數目。

本發明之目的為提供一種整合式低腳數媒體獨立介面(Integrated Reduced Media Independent Interface),用來連接一媒體控制層電路(MAC Circuit)以及一實體層電路(PHY Circuit),該整合式低腳數媒體獨立介面在資料傳輸方面係僅僅由下列幾個介面所組成的:一資料傳送介面(TXD),用來將資料由該媒體控制層電路傳送至該實之層電路;一傳送許可介面(TX\_EN),用來控制該資料傳送介面之運作;一參考時脈介面(REF\_CLK),用來提供一參考時脈(Reference Clock)予該整合式低腳數媒體獨立介面;一接收許可介面(CRS\_DV),用來於一偵測錯誤階段





#### 五、發明說明 (6)

及一閒置(Idle)階段為一低電位輸出,於一傳輸許可階段。 為一高電位輸出;以及一資料接收介面(RXD),用來將資料由該實體層電路傳送至該媒體控制層電路。當然,與資料傳輸不相關的部份,該整合式低腳數媒體獨立介面可以包含其它的元件,但這方面與本發明無關,將省略不計。

顯然地,與習知技術相比較,本發明透過將既有之錯誤偵測介面整合至接收許可介面中,可以讓整合後之接收





#### 五、發明說明 (7)

許可介面具有習知錯誤偵測介面與習知接收許可介面二者、的功能,進而在不影響低腳數媒體獨立介面之功能的前提下,減少低腳數媒體獨立介面之接腳數目,進而節省材料成本與降低製造成本。

#### 實施方式

本發明之主要技術特徵在於,以IEEE 802.3及 IEEE 802.3u所制定之低腳數媒體獨立介面 RMII之規格為基礎, 將既有的錯誤偵測介面 RX\_ER (特別是其功能) 整合納入 按收許可介面 CRS\_DV之中,如此則省卻此錯誤偵測介面 RX\_ER的使用,請參閱圖三,圖三為本發明之整合式低腳 數媒體獨立介面20之示意圖。與前述習知相較,本發明之 整合式低腳數媒體獨立介面20同樣用來連接一媒體控制層 電路 22(MAC Circuit)以及一實體層電路 24(PHY Circuit),然而,在省卻了錯誤偵測介面RX\_ER之後,僅 包含有一用來將資料由媒體控制層電路22傳送至實體層電 路 24之 資料傳送介面 TXD、一用來控制該資料傳送介面 TXD 之運作的傳送許可介面 TX\_EN、一用來提供一參考時脈的 参考時脈介面 REF\_CLK、一接收許可介面 CRS\_DV、及用來 資料由實體層電路24傳送至媒體控制層電路22的資料接 收介面RXD。與圖一實施例相同,參考時脈可由媒體控制 電路 22或一外部信號產生源 (External Source)所產 ,以提供資料傳送介面 TXD、傳送許可介面 TX\_EN、接收






#### 五、發明說明 (8)

許可介面 CRS\_DV、以及資料接收介面 RXD同步(Synchronous)運作的依據。

請同時參閱圖四,圖四為圖三整合式低腳數媒體獨立 介面 20(Integrated RMII)之複數個介面運作的時序圖。 在實際實施時,資料接收介面RXD實為一二元傳輸線路, 分為 RXD[0]、 RXD[1], 資料接收介面 RXD(RXD[0]、 RXD[1])係於參考時脈之任一時脈週期 (Clock Period)內 将一二位元之數位資料不斷由實體層電路24傳送至媒體控 制層電路 22, 當接收許可介面 CRS\_DV- 開始處於一閒置 (Idle)階段(預設之低電位)時,媒體控制層電路22不接收 由實體層電路 24經資料接收介面 RXD傳送來的資料。在系 統開始運作時,當實體層電路24未偵測到該錯誤碼 (Invalid Code)或其他錯誤訊息,且當實體層電路24偵測 到有任何需要被傳送之資料時,整合式低腳數媒體獨立介 面20離開閒置(Idle)階段,接收許可介面CRS\_DV轉換 預設之高電位,此時整合式低腳數媒體獨立介面20位於一 傳輸許可階段,媒體控制層電路22可接收由實體層電路24 經資料接收介面 RXD傳送來的資料, 完成資料傳輸的功 能。而值得注意的是,當實體層電路24偵測到有任何錯誤 (Invalid Code)或其他錯誤訊息時,由於本發明之架構 去除了錯誤偵測介面 RX\_ER的運作,接收許可介面 CRS\_DV 負起警示錯誤的功能,意即,此時,接收許可介面 CRS\_DV 立即轉換為一(原先預設之)低電位,使得媒體控制層電






#### 五、發明說明 (9)

路 22會將由資料接收介面 RXD傳來的資料視為非正確 (Invalid)之資料,而拒收這些資料,資料傳輸則因此中斷,此時整合式低腳數媒體獨立介面 20位於一偵測錯誤階段,如此一來,資料接收介面 RXD則能完全取代原先圖一中錯誤偵測介面 RX\_ER的功能,而同樣確保傳輸資料的正確率。

對照習知圖二與本發明圖四之時序圖即可明顯看出前述本發明之技術特徵,在圖二中之偵測錯誤階段是由錯誤偵測介面 RX\_ER提高電位以達成相關功能,而在時域上同一時刻點,若進入偵測錯誤階段,於圖四中所示,本發明整合式低腳數媒體獨立介面 20即是以將接收許可介面 CRS\_DV降低電位來達成相關功能,同樣達到讓媒體控制層電路 22視傳來的資料為非正確 (Invalid)之資料並加以拒絕。

簡單歸納而言,在圖三實體層電路 24的控制下,合併圖一錯誤偵測介面 RX\_ER的 功能至接收許可介面 CRS\_DV 後,接收許可介面 CRS\_DV 會於偵測錯誤階段 (當實體層電路 24偵測到一錯誤碼或其他錯誤訊息)及一原先之閒置 Idle)階段 (系統起始 (Reset)、沒有待傳的資料、或實體層電路 24(或媒體控制層電路 22)未運作的情況下)為一低電位輸出,而於一傳輸許可階段 (當實體層電路 24未偵測到該錯誤碼或其他錯誤訊息,且偵測到有任何需要被傳送





#### 五、發明說明 (10)

之資料時)為一高電位輸出,由於 IEEE 802.3及 IEEE 802.3u中關於低腳數媒體獨立介面 (RMII)之規格即定為當接收許可介面 CRS\_DV為高電位輸出時,媒體控制層電路 22會接收由實體層電路 24經該資料接收介面 RXD傳送來的資料,當接收許可介面 CRS\_DV為低電位輸出時,媒體控制層電路 22會拒收由實體層電路 24經該資料接收介面 RXD傳送來的資料,如此一來,在任何錯誤碼或錯誤訊息發生時,無須藉由圖一錯誤偵測介面 RX\_ER的 電壓躍起以發出警示,而改以接收許可介面 CRS\_DV的 電壓降落來達到警示和拒收資料的效果 (如圖四所示),如此一來,與習知技術相較,降低了原圖一低腳數媒體獨立介面 RMII 10中所需使用之接腳數目,也可精簡一應用本發明整合式低腳數媒體獨立介面 20之乙太網路 (Ethernet)的系統資源。

上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





#### 圖式簡單說明

## 圖式之簡單說明

圖一為習知低腳數媒體獨立介面RMII的示意圖。

圖二為圖一低腳數媒體獨立介面 RMII 之複數個介面運作的時序圖。

圖三為本發明整合式低腳數媒體獨立介面的示意圖。 圖四為圖三整合式低腳數媒體獨立介面之複數個介面 運作的時序圖。

## 圖式之符號說明

10 低腳數媒體獨立介面 RMII

12、22 媒體控制層電路

14、24 實體層電路

16 傳送端


18 接收端

20 整合式低腳數媒體獨立介面




- 1. 一種整合式低腳數媒體獨立介面(Integrated Reduced Media Independent Interface),用來連接一媒體控制層電路(MAC Circuit)以及一實體層電路(PHY Circuit),該整合式低腳數媒體獨立介面僅包含有:
- 一資料傳送介面 (TXD), 用來將資料由該媒體控制層電路傳送至該實體層電路;
- 一傳送許可介面 (TX\_EN), 用來控制該資料傳送介面之運作;
- 一参考時脈介面 (REF\_CLK), 用來提供一參考時脈(Reference Clock)予該整合式低腳數媒體獨立介面;
- 一接收許可介面(CRS\_DV),用來於一偵測錯誤階段及一閒置(Idle)階段為一低電位輸出,於一傳輸許可階段為一高電位輸出;以及
- 一資料接收介面 (RXD), 用來將資料由該實體層電路傳送至該媒體控制層電路。
- 2. 如申請專利範圍第1項之整合式低腳數媒體獨立介面,其中當該接收許可介面為該高電位輸出時,該媒體控制層電路接收由該實體層電路經該資料接收介面傳送來的資料;當該接收許可介面為該低電位輸出時,該媒體控制電路不接收由該實體層電路經該資料接收介面傳送來的資料。
- 3. 如申請專利範圍第1項之整合式低腳數媒體獨立介






面,其中當該實體層電路偵測到一錯誤碼(Invalid Code)。 或其他錯誤訊息時,該整合式低腳數媒體獨立介面係位於 該偵測錯誤階段。

- 4. 如申請專利範圍第 3項之整合式低腳數媒體獨立介面,其中當該實體層電路未偵測到該錯誤碼或其他錯誤訊息,且當該實體層電路偵測到有任何需要被傳送之資料時,該整合式低腳數媒體獨立介面係位於該傳輸許可階段。
- 5. 如申請專利範圍第1項之整合式低腳數媒體獨立介面,其中當該接收許可介面為該高電位輸出時,該資料接收介面係於該參考時脈之任一時脈週期(Clock Period)內將一二位元之數位資料由該實體層電路傳送至該媒體控制層電路。
- 6. 如申請專利範圍第 1項之整合式低腳數媒體獨立介面,其中該參考時脈係由該媒體控制層電路或一外部信號產生源 (External Source)所產生。
- 7. 如申請專利範圍第6項之整合式低腳數媒體獨立介面,其中該資料傳送介面、該傳送許可介面、該接收許可介面、以及該資料接收介面之運作係同步(Synchronous)



於該參考時脈。



- 9. 如申請專利範圍第 1項之整合式低腳數媒體獨立介面,其係符合 IEEE 802.3及 IEEE 802.3u中關於低腳數媒體獨立介面 (RMII)之規定。
- 10. 一種利用一整合式低腳數媒體獨立介面(Reduced Media Independent Interface, RMII)以傳輸資料的方法,該整合式低腳數媒體獨立介面係用來連接一媒體控制層電路(MAC Circuit)以及一實體層電路(PHY Circuit),該整合式低腳數媒體獨立介面包係僅僅使用一接收許可介面(CRS\_DV)以及一資料接收介面(RXD)來將資料資料自該實體層電路傳輸至該媒體控制電路,該方法包含有:


使用該實體層電路於一偵測錯誤階段及一閒置(Idle)階段提供一低電位輸出至該接收許可介面;

使用該實體層電路於一傳輸許可階段提供一高電位輸出至該接收許可介面;

當該接收許可介面為該高電位輸出時,使用該媒體控制層電路接收由該實體層電路經該資料接收介面傳送來的資料;以及

當該接收許可介面為該低電位輸出時,使用該媒體控






制層電路拒收(Reject)由該實體層電路經該資料接收介面傳送來的資料。

- 11. 如申請專利範圍第 10項所述之方法,其中當該實體層電路偵測到一錯誤碼 (Invalid Code)或其他錯誤訊息時,該整合式低腳數媒體獨立介面係位於該偵測錯誤階段。
- 12. 如申請專利範圍第 11項所述之方法,其中當該實體層電路未負測到該錯誤碼或其他錯誤訊息,且當該實體層路負測到有任何需要被傳送之資料時,該整合式低腳數媒體獨立介面係位於該傳輸許可階段。
- 13. 如申請專利範圍第 10項所述之方法,其中該整合式低腳數媒體獨立介面另包含有一參考時脈介面 (REF\_CLK),該方法另包含有:


使用該媒體控制層電路或一外部信號產生源 (External Source)產生一參考時脈 (Reference Clock)至該參考時脈介面。

14. 如申請專利範圍第13項所述之方法,其中當該接收許了介面為該高電位輸出時,該資料接收介面係於該參考時脈之任一時脈週期(Clock Period)內將一二位元之數位資料由該實體層電路傳送至該媒體控制層電路。




- 15. 如申請專利範圍第14項所述之方法,其中該接收許可介面以及該資料接收介面之運作係同步(Synchronous)於該參考時脈。
- 16. 如申請專利範圍第 10項所述之方法,其中該整合式低腳數媒體獨立介面係應用於一乙太網路 (Ethernet)中。
- 17. 如申請專利範圍第 10項所述之方法,其中該整合式低腳數媒體獨立介面係符合 IEEE 802.3及 IEEE 802.3 u中關於低腳數媒體獨立介面 (RMII)之規定。







峒

.



咽





圖口

